IP コアの開発プロセスでは、
IP 仕様の策定、インターフェース設計、テストアーキテクチャの標準化、
IP コアの検証およびテープアウトなど、
多くの重要な技術課題に直面します。

IP コアの検証においては、
まずリファレンスモデルおよびテストプラットフォームを構築し、
回帰テストおよびフォーマル検証を実施することが重要です。
ここで用いられるリファレンスモデルは、
主にシステム機能検証および RTL モデルとの比較検証を目的としており、
Verilog HDL などの記述言語によって実装されます。

テストプラットフォームは、
サブモジュール設計と並行して構築され、
検証環境およびテストケースを整備します。
その後、IP コアの振る舞いレベルモデルを用いて、
テスト環境およびテストケースの検証を行い、
RTL レベルの IP コア検証に向けた準備を段階的に進めていきます。

シミュレーションおよび検証は、
高品質な FPGA ベース RTL 設計を実現するための基盤です。
本章では、設計プロセスにおける重要なステップを紹介するとともに、
Ethernet IP コア製品を例に、
実際の検証フローについて解説します。